PATENT 10/535573

## JC14 Rec'd PCT/PTO 19 MAY 200 IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicants:

Tetsujiro KONDO et al.

International Application No.:

PCT/JP2003/014321

International Filing Date:

November 11, 2003

For:

APPARATUS AND METHOD FOR PROCESSING IMAGE SIGNAL, DEVICE AND METHOD FOR

GENERATING COEFFICIENT DATA USED BY THEM, PROGRAM FOR PERFORMING THESE METHODS,

AND COMPUTER-READABLE MEDIUM FOR

RECORDING THE PROGRAM

745 Fifth Avenue New York, NY 10151

#### **EXPRESS MAIL**

Mailing Label Number:	EV723350834US

Date of Deposit:

May 19, 2005

I hereby certify that this paper or fee is being deposited with the United States Postal Service "Express Mail Post Office to Addressee" Service under 37 CFR 1.10 on the date indicated above and is addressed to Mail Stop PCT, Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

(Typed or printed name of person mailing paper or fee)

(Signature of person mailing paper or fee)

#### CLAIM OF PRIORITY UNDER 37 C.F.R. § 1.78(a)(2)

Mail Stop PCT Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Pursuant to 35 U.S.C. 119, this application is entitled to a claim of priority to Application No. 2002-337196 filed on November 20, 2002.

Respectfully submitted,

FROMMER LAWRENCE & HAUG LLP Attorneys for Applicants

William S. Frommer

Reg. No. 25,506 Tel. (212) 588-0800

3P03/1432 1

# $\mathsf{H}$

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 2002年11月20日

Application Number:

特願2002-337196

[ST. 10/C]:

11 1011.

[JP2002-337196]

人 出 Applicant(s):


ソニー株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office

8月14日 2003年



【書類名】

特許願

【整理番号】

0190101406

【提出日】

平成14年11月20日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 7/13

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

近藤 哲二郎

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

渡辺 勉

【特許出願人】

【識別番号】

000002185

【氏名又は名称】

ソニー株式会社

【代理人】

【識別番号】

100090376

【弁理士】

【氏名又は名称】 山口 邦夫

【電話番号】

03-3291-6251

【選任した代理人】

【識別番号】

100095496

【弁理士】

【氏名又は名称】 佐々木 榮二

【電話番号】

03-3291-6251

【手数料の表示】

【予納台帳番号】

007548

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9709004

【プルーフの要否】

要

## 【書類名】 明細書

【発明の名称】 画像信号の処理装置および処理方法、それに使用される係数データの生成装置および生成方法、並びに各方法を実行するためのプログラム 【特許請求の範囲】

【請求項1】 複数の画素データからなる第1の画像信号を、複数の画素データからなる第2の画像信号に変換する画像信号処理装置であって、

上記第1の画像信号の連続する複数のフレームの画素データを、該画素データに対応した隣接フレームとの間の動きベクトルと共に記憶する複数のフレームメモリ部と、

上記複数のフレームメモリ部に記憶されている複数のフレームに基づいて、上 記第2の画像信号における注目位置に対して時間方向および空間方向の周辺に位 置する複数の画素データを選択するデータ選択手段と、

上記データ選択手段で選択された複数の画素データを用いて、上記第2の画像 信号における注目位置の画素データを生成する画素データ生成手段とを備え、

上記データ選択手段は、

上記第2の画像信号における注目位置が存在するフレームと対応する上記第1の画像信号の現在フレームが記憶されているフレームメモリ部から該注目位置に対して空間方向の周辺に位置する複数の画素データを選択し、

上記現在フレームの前および後のフレームが記憶されているフレームメモリ部から、上記複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより上記注目位置が動き補償されて得られた位置に対して空間方向の周辺に位置する複数の画素データを選択する

ことを特徴とする画像信号処理装置。

【請求項2】 上記画素データ生成手段は、

上記第2の画像信号における注目位置の画素データが属するクラスを検出する クラス検出手段と、

上記クラス検出手段で検出されたクラスに対応した推定式の係数データを発生 する係数データ発生手段と、

上記係数データ発生手段で発生された係数データおよび上記データ選択手段で

選択された複数の画素データを用いて、上記推定式に基づいて、上記第2の画像信号における上記注目位置の画素データを算出して得る演算手段とを有する ことを特徴とする請求項1に記載の画像信号処理装置。

【請求項3】 上記クラス検出手段は、

少なくとも上記データ選択手段で選択された複数の画素データを用いて、上記 第2の画像信号における注目位置の画素データが属するクラスを検出する

ことを特徴とする請求項2に記載の画像信号処理装置。

【請求項4】 上記フレームメモリ部は、複数のバンクを有してなり、

上記複数のバンクのそれぞれには、フレームを複数の小ブロックが二次元的に 配置されてなる大ブロックを単位として分割した際の大ブロックの異なる位置の 小ブロックが記憶される

ことを特徴とする請求項1に記載の画像信号処理装置。

【請求項5】 複数の画素データからなる第1の画像信号を、複数の画素データからなる第2の画像信号に変換する画像信号処理方法であって、

複数のフレームメモリ部に、第1の画像信号の連続する複数のフレームの画素 データを、該画素データに対応した隣接フレームとの間の動きベクトルと共に記 憶する第1のステップと、

上記複数のフレームメモリ部に記憶されている複数のフレームに基づいて、上 記第2の画像信号における注目位置に対して時間方向および空間方向の周辺に位 置する複数の画素データを選択する第2のステップと、

上記第2のステップで選択された複数の画素データを用いて、上記第2の画像 信号における注目位置の画素データを生成する第3のステップとを備え、

上記第2のステップでは、

上記第2の画像信号における注目位置が存在するフレームと対応する上記第1 の画像信号の現在フレームが記憶されているフレームメモリ部から該注目位置に 対して空間方向の周辺に位置する複数の画素データを選択し、

上記現在フレームの前および後のフレームが記憶されているフレームメモリ部から、上記複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより上記注目位置が動き補償されて得られた位置に対して空間方向の周辺

に位置する複数の画素データを選択する

ことを特徴とする画像信号処理方法。

【請求項6】 複数の画素データからなる第1の画像信号を、複数の画素データからなる第2の画像信号に変換するために、

複数のフレームメモリ部に、第1の画像信号の連続する複数のフレームの画素 データを、該画素データに対応した隣接フレームとの間の動きベクトルと共に記 憶する第1のステップと、

上記複数のフレームメモリ部に記憶されている複数のフレームに基づいて、上 記第2の画像信号における注目位置に対して時間方向および空間方向の周辺に位 置する複数の画素データを選択する第2のステップと、

上記第2のステップで選択された複数の画素データを用いて、上記第2の画像 信号における注目位置の画素データを生成する第3のステップとを備え、

上記第2のステップでは、

上記第2の画像信号における注目位置が存在するフレームと対応する上記第1 の画像信号の現在フレームが記憶されているフレームメモリ部から該注目位置に 対して空間方向の周辺に位置する複数の画素データを選択し、

上記現在フレームの前および後のフレームが記憶されているフレームメモリ部から、上記複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより上記注目位置が動き補償されて得られた位置に対して空間方向の周辺に位置する複数の画素データを選択する

画像信号処理方法をコンピュータに実行させるためのプログラム。

【請求項7】 複数の画素データからなる第1の画像信号を、複数の画素データからなる第2の画像信号に変換する際に使用される推定式の係数データを生成する装置であって、

上記第1の画像信号に対応する生徒信号の連続する複数のフレームの画素データを、該画素データに対応した隣接フレームとの間の動きベクトルと共に記憶する複数のフレームメモリ部と、

上記複数のフレームメモリ部に記憶されている複数のフレームに基づいて、上 記第2の画像信号に対応した教師信号における注目位置に対して時間方向および 空間方向の周辺に位置する複数の画素データを選択するデータ選択手段と、

上記データ選択手段で選択された複数の画素データおよび上記教師信号における注目位置の画素データを用いて上記係数データを求める演算手段とを備え、

上記データ選択手段は、

上記教師信号における注目位置が存在するフレームと対応する上記生徒信号の 現在フレームが記憶されているフレームメモリ部から該注目位置に対して空間方 向の周辺に位置する複数の画素データを選択し、

上記現在フレームの前および後のフレームが記憶されているフレームメモリ部から、上記複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより上記注目位置が動き補償されて得られた位置に対して空間方向の周辺に位置する複数の画素データを選択する

ことを特徴とする係数データ生成装置。

【請求項8】 複数の画素データからなる第1の画像信号を、複数の画素データからなる第2の画像信号に変換する際に使用される推定式の係数データを生成する方法であって、

複数のフレームメモリ部に、上記第1の画像信号に対応する生徒信号の連続する複数のフレームの画素データを、該画素データに対応した隣接フレームとの間の動きベクトルと共に記憶する第1のステップと、

上記複数のフレームメモリ部に記憶されている複数のフレームに基づいて、上 記第2の画像信号に対応した教師信号における注目位置に対して時間方向および 空間方向の周辺に位置する複数の画素データを選択する第2のステップと、

上記第2のステップで選択された複数の画素データおよび上記教師信号における注目位置の画素データを用いて上記係数データを求める第3のステップとを備え、

上記第2のステップでは、

上記教師信号における注目位置が存在するフレームと対応する上記生徒信号の 現在フレームが記憶されているフレームメモリ部から該注目位置に対して空間方 向の周辺に位置する複数の画素データを選択し、

上記現在フレームの前および後のフレームが記憶されているフレームメモリ部

から、上記複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより上記注目位置が動き補償されて得られた位置に対して空間方向の周辺 に位置する複数の画素データを選択する

ことを特徴とする係数データ生成方法。

【請求項9】 複数の画素データからなる第1の画像信号を、複数の画素データからなる第2の画像信号に変換する際に使用される推定式の係数データを生成するために、

複数のフレームメモリ部に、上記第1の画像信号に対応する生徒信号の連続する複数のフレームの画素データを、該画素データに対応した隣接フレームとの間の動きベクトルと共に記憶する第1のステップと、

上記複数のフレームメモリ部に記憶されている複数のフレームに基づいて、上 記第2の画像信号に対応した教師信号における注目位置に対して時間方向および 空間方向の周辺に位置する複数の画素データを選択する第2のステップと、

上記第2のステップで選択された複数の画素データおよび上記教師信号における注目位置の画素データを用いて上記係数データを求める第3のステップとを備え、

上記第2のステップでは、

上記教師信号における注目位置が存在するフレームと対応する上記生徒信号の 現在フレームが記憶されているフレームメモリ部から該注目位置に対して空間方 向の周辺に位置する複数の画素データを選択し、

上記現在フレームの前および後のフレームが記憶されているフレームメモリ部から、上記複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより上記注目位置が動き補償されて得られた位置に対して空間方向の周辺に位置する複数の画素データを選択する

係数データ生成方法をコンピュータに実行させるためのプログラム。

## 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

この発明は、画像信号の処理装置および処理方法、それに使用される係数デー

タの生成装置および生成方法、並びに各方法を実行するためのプログラムに関する。

詳しくは、この発明は、複数のフレームメモリ部に、第1の画像信号の連続する複数のフレームの画素データを、該画素データに対応した隣接フレームとの間の動きベクトルと共に記憶しておき、現在フレームが記憶されているフレームメモリ部から第2の画像信号における注目位置に対して空間方向の周辺に位置する複数の画素データを選択すると共に、現在フレームの前後のフレームが記憶されているフレームメモリ部から、複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより注目位置が動き補償されて得られた位置に対して空間方向の周辺に位置する複数の画素データを選択し、これら選択された複数の画素データを用いて第2の画像信号における注目位置の画素データを生成することによって、第2の画像信号の品質の向上を容易に実現できるようにした画像信号処理装置等に係るものである。

#### [0002]

#### 【従来の技術】

画像信号の圧縮符号化方式として、DCT (discrete cosine transform)を用いたMPEG2 (Moving Picture Experts Group 2)による符号化方式がある。この符号化方式では、ブロック毎に動き補償予測符号化が行われる。

## [0003]

DCTは、ブロック内の画素に対して離散コサイン変換を施し、その離散コサイン変換により得られた係数データを再量子化し、さらにこの再量子化された係数データを可変長符号化するものである。この可変長符号化には、ハフマン符号等のエントロピー符号化が用いられることが多い。画像信号は直交変換されることにより、低周波から高周波までの多数の周波数データに分割される。

## [0004]

この分割された周波数データに再量子化を施す場合、人間の視覚特性を考慮し、重要度の高い低周波データに関しては、細かく量子化を施し、重要度の低い高 周波のデータに関しては、粗く量子化を施すことで、高画質を保持し、しかも効 率が良い圧縮が実現できるという特長を有している。

## [0005]

従来のDCTを用いた復号は、各周波数成分毎の量子化データをそのコードの 代表値に変換し、それらの成分に対して逆DCT (IDCT: Inverce DCT) を 施すことにより、再生データを得る。この代表値へ変換する時には、符号化時の 量子化ステップ幅が使用される。

#### [0006]

## 【発明が解決しようとする課題】

上述のように、DCTを用いたMPEGによる符号化方式では、人間の視覚特性を考慮した符号化を行うことにより、高画質を保持し、高効率の圧縮が実現できるという特長がある。

#### [0007]

しかし、DCTを行う符号化はブロックを単位とした処理であることから、圧縮率が高くなるに従い、ブロック状の雑音、いわゆるブロック雑音(ブロック歪み)が発生することがある。また、エッジ等の急激な輝度変化がある部分には、高周波成分を粗く量子化したことによるざわざわとした雑音、いわゆるモスキート雑音が発生する。

## [0008]

これらブロック雑音、モスキート雑音等の符号化雑音を、クラス分類適応処理によって除去することが考えられる。すなわち、符号化雑音を含む画像信号を第1の画像信号とし、符号化雑音が除去された画像信号を第2の画像信号とし、第2の画像信号における注目位置の画素データが属するクラスを検出し、このクラスに対応して第2の画像信号における注目位置の画素データを生成するものである。

## [0009]

この場合、第1の画像信号に基づいて第2の画像信号における注目位置に対して空間方向の周辺だけでなく時間方向の周辺にも位置する複数の画素データを選択し、この複数の画素データを用いて第2の画像信号における注目位置の画素データを生成することで、第2の画像信号の品質を高めることが可能となる。しかし、その場合に時間方向の周辺に位置する複数の画素データとして、注目位置に

対して空間方向の周辺に位置する複数の画素データと相関の高いものを選択して用いる必要がある。

#### [0010]

この発明の目的は、第2の画像信号の品質の向上を容易に実現し得る画像信号 処理装置等を提供することにある。

#### [0011]

## 【課題を解決するための手段】

この発明に係る画像信号処理装置は、複数の画素データからなる第1の画像信 号を、複数の画素データからなる第2の画像信号に変換する画像信号処理装置で あって、第1の画像信号の連続する複数のフレームの画素データを、この画素デ ータに対応した隣接フレームとの間の動きベクトルと共に記憶する複数のフレー ムメモリ部と、この複数のフレームメモリ部に記憶されている複数のフレームに 基づいて、第2の画像信号における注目位置に対して時間方向および空間方向の 周辺に位置する複数の画素データを選択するデータ選択手段と、このデータ選択 手段で選択された複数の画素データを用いて、第2の画像信号における注目位置 の画素データを生成する画素データ生成手段とを備え、データ選択手段は、第2 の画像信号における注目位置が存在するフレームと対応する第1の画像信号の現 在フレームが記憶されているフレームメモリ部からこの注目位置に対して空間方 向の周辺に位置する複数の画素データを選択し、現在フレームの前および後のフ レームが記憶されているフレームメモリ部から、複数のフレームメモリ部に画素 データと共に記憶されている動きベクトルにより注目位置が動き補償されて得ら れた位置に対して空間方向の周辺に位置する複数の画素データを選択するもので ある。

## [0012]

また、この発明に係る画像信号処理方法は、複数の画素データからなる第1の画像信号を、複数の画素データからなる第2の画像信号に変換する画像信号処理方法であって、複数のフレームメモリ部に、第1の画像信号の連続する複数のフレームの画素データを、この画素データに対応した隣接フレームとの間の動きベクトルと共に記憶する第1のステップと、複数のフレームメモリ部に記憶されて

いる複数のフレームに基づいて、第2の画像信号における注目位置に対して時間 方向および空間方向の周辺に位置する複数の画素データを選択する第2のステッ プと、この第2のステップで選択された複数の画素データを用いて、第2の画像 信号における注目位置の画素データを生成する第3のステップとを備え、第2の ステップでは、第2の画像信号における注目位置が存在するフレームと対応する 第1の画像信号の現在フレームが記憶されているフレームメモリ部からこの注目 位置に対して空間方向の周辺に位置する複数の画素データを選択し、現在フレー ムの前および後のフレームが記憶されているフレームメモリ部から、複数のフレ ームメモリ部に画素データと共に記憶されている動きベクトルにより注目位置が 動き補償されて得られた位置に対して空間方向の周辺に位置する複数の画素デー タを選択するものである。

## [0013]

また、この発明に係るプログラムは、上述の画像信号処理方法をコンピュータ に実行させるためのものである。

## [0014]

この発明においては、複数のフレームメモリ部に、第1の画像信号の連続する 複数のフレームの画素データが、この画素データに対応した隣接フレームとの間 の動きベクトルと共に記憶される。

## [0015]

そして、複数のフレームメモリ部に記憶されている複数のフレームに基づいて 、第2の画像信号における注目位置に対して時間方向および空間方向の周辺に位 置する複数の画素データが選択される。

## [0016]

この場合、第2の画像信号における注目位置が存在するフレームと対応する第 1の画像信号の現在フレームが記憶されているフレームメモリ部から、この注目 位置に対して空間方向の周辺に位置する複数の画素データが選択される。また、 現在フレームの前および後のフレームが記憶されているフレームメモリ部から、 複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより 注目位置が動き補償されて得られた位置に対して空間方向の周辺に位置する複数 の画素データが選択される。

#### [0017]

そして、この選択された複数の画素データを用いて第2の画像信号における注目位置の画素データが選択される。例えば、以下のようにして注目位置の画素データが生成される。すなわち、第2の画像信号における注目位置の画素データが属するクラスが検出され、この検出されたクラスに対応した推定式の係数データが発生される。そして、発生された係数データおよび選択された複数の画素データを用いて、推定式に基づいて、第2の画像信号における注目位置の画素データが算出される。

#### [0018]

複数のフレームメモリ部に画素データと共に記憶された動きベクトルにより現在フレームの前後のフレームの動き補償を行って、現在フレームの前後のフレームから選択された複数の画素データを、現在フレームから選択された複数の画素データとの相関が高いものとするものであり、第2の画像信号の品質の向上を容易に実現できる。

## [0019]

なお、少なくとも、上述したように選択された複数の画素データを用いて、第2の画像信号における注目位置の画素データが属するクラスを検出するようにしてもよい。これにより、第2の画像信号における注目位置の画素データを生成する際に用いられる複数の画素データに対応した時空間クラスを良好に検出できる

#### [0020]

また、フレームメモリ部が複数のバンクで構成されるようにし、複数のバンクのそれぞれには、フレームを複数の小ブロックが二次元的に配置されてなる大ブロックを単位として分割し、この大ブロックの異なる位置の小ブロックを記憶するようにしてもよい。これにより、第2の画像信号における注目位置の画素データを生成する際に用いられる複数の画素データを複数のバンクから並行して読み出すことができ、画素データの生成速度を高めることができる。

#### [0021]

この発明に係る係数データ生成装置は、複数の画素データからなる第1の画像 信号を、複数の画素データからなる第2の画像信号に変換する際に使用される推 定式の係数データを生成する装置であって、第1の画像信号に対応する生徒信号 の連続する複数のフレームの画素データを、この画素データに対応した隣接フレ ームとの間の動きベクトルと共に記憶する複数のフレームメモリ部と、この複数 のフレームメモリ部に記憶されている複数のフレームに基づいて、第2の画像信 号に対応した教師信号における注目位置に対して時間方向および空間方向の周辺 に位置する複数の画素データを選択するデータ選択手段と、このデータ選択手段 で選択された複数の画素データおよび教師信号における注目位置の画素データを 用いて係数データを求める演算手段とを備え、データ選択手段は、教師信号にお ける注目位置が存在するフレームと対応する生徒信号の現在フレームが記憶され ているフレームメモリ部からこの注目位置に対して空間方向の周辺に位置する複 数の画素データを選択し、現在フレームの前および後のフレームが記憶されてい るフレームメモリ部から、複数のフレームメモリ部に画素データと共に記憶され ている動きベクトルにより注目位置が動き補償されて得られた位置に対して空間 方向の周辺に位置する複数の画素データを選択するものである。

## [0022]

また、この発明に係る係数データ生成方法は、複数の画素データからなる第1の画像信号を、複数の画素データからなる第2の画像信号に変換する際に使用される推定式の係数データを生成する方法であって、複数のフレームメモリ部に、第1の画像信号に対応する生徒信号の連続する複数のフレームの画素データを、この画素データに対応した隣接フレームとの間の動きベクトルと共に記憶する第1のステップと、複数のフレームメモリ部に記憶されている複数のフレームに基づいて、第2の画像信号に対応した教師信号における注目位置に対して時間方向および空間方向の周辺に位置する複数の画素データを選択する第2のステップと、この第2のステップで選択された複数の画素データおよび教師信号における注目位置の画素データを用いて係数データを求める第3のステップとを備え、第2のステップでは、教師信号における注目位置が存在するフレームと対応する生徒信号の現在フレームが記憶されているフレームメモリ部からこの注目位置に対し

て空間方向の周辺に位置する複数の画素データを選択し、現在フレームの前および後のフレームが記憶されているフレームメモリ部から、複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより注目位置が動き補償されて得られた位置に対して空間方向の周辺に位置する複数の画素データを選択するものである。

#### [0023]

また、この発明に係るプログラムは、上述の係数データ生成方法をコンピュータに実行させるためのものである。

#### [0024]

この発明において、複数のフレームメモリ部に、生徒信号の連続する複数のフレームの画素データが、この画素データに対応した隣接フレームとの間の動きベクトルと共に記憶される。

#### [0025]

そして、複数のフレームメモリ部に記憶されている複数のフレームに基づいて、教師信号における注目位置に対して時間方向および空間方向の周辺に位置する複数の画素データが選択される。そして、この選択された複数の画素データおよび教師信号における注目位置の画素データを用いて、係数データが求められる。

## [0026]

この場合、教師信号における注目位置が存在するフレームと対応する生徒信号の現在フレームが記憶されているフレームメモリ部から、この注目位置に対して空間方向の周辺に位置する複数の画素データが選択される。また、現在フレームの前および後のフレームが記憶されているフレームメモリ部から、複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより注目位置が動き補償されて得られた位置に対して空間方向の周辺に位置する複数の画素データが選択される。

## [0027]

上述したようにして第1の画像信号を第2の画像信号に変換する際に使用される推定式の係数データが生成されるが、第1の画像信号から第2の画像信号に変換する際には、その係数データが使用されて、推定式により、第2の画像信号に

おける注目位置の画素データが算出される。これにより、推定式を使用して第1の画像信号から第2の画像信号に変換する場合に、第2の画像信号の品質の向上を容易に実現できる。

## [0028]

#### 【発明の実施の形態】

以下、図面を参照しながら、この発明の実施の形態について説明する。図1は 、実施の形態としてのデジタル放送受信機100の構成を示している。

このデジタル放送受信機100は、マイクロコンピュータを備え、システム全体の動作を制御するためのシステムコントローラ101と、リモートコントロール信号RMを受信するリモコン信号受信回路102とを有している。リモコン信号受信回路102は、システムコントローラ101に接続され、リモコン送信機200よりユーザの操作に応じて出力されるリモートコントロール信号RMを受信し、その信号RMに対応する操作信号をシステムコントローラ101に供給するように構成されている。

## [0029]

また、デジタル放送受信機100は、受信アンテナ105と、この受信アンテナ105で捕らえられた放送信号(RF変調信号)が供給され、選局処理、復調処理および誤り訂正処理等を行って、所定番組に係る符号化された画像信号としてのMPEG2ストリームを得るチューナ部106とを有している。

#### [0030]

また、デジタル放送受信機100は、このチューナ部106より出力されるMPEG2ストリームを復号化して画像信号Vaを得るMPEG2復号化器107と、このMPEG2復号化器107より出力される画像信号Vaを一時的に格納するバッファメモリ108とを有している。

#### [0031]

図2は、MPEG2復号化器107の構成を示している。

この復号化器107は、MPEG2ストリームが入力される入力端子71と、 この入力端子71に入力されたMPEG2ストリームを一時的に格納するストリ ームバッファ72とを有している。

## [0032]

また、この復号化器 1·0 7 は、ストリームバッファ 7 2 に格納されているMP EG2ストリームより周波数係数としてのDCT (Discrete Cosine Transform: 離散コサイン変換)係数を抽出する抽出回路 7 3 と、この抽出回路 7 3 で抽出された可変長符号化、例えばハフマン符号化されているDCT係数に対して可変長復号化を行う可変長復号化回路 7 4 とを有している。

#### [0033]

また、この復号化器107は、ストリームバッファ72に格納されているMP EG2ストリームより量子化特性指定情報QIを抽出する抽出回路75と、この 量子化特性指定情報QIに基づいて、可変長復号化回路74より出力される量子 化DCT係数に対して逆量子化を行う逆量子化回路76と、この逆量子化回路7 6より出力されるDCT係数に対して逆DCTを行う逆DCT回路77とを有し ている。

## [0034]

また、復号化器107は、Iピクチャ(Intra-Picture)およびPピクチャ(P redictive-Picture)の画素データをメモリ(図示せず)に記憶すると共に、これらの画素データを用いて逆DCT回路77からPピクチャまたはBピクチャ(Bidirectionally predictive-Picture)の残差データが出力されるとき、対応するリファレンスデータVrefを生成して出力する予測メモリ回路78を有している。

## [0035]

また、復号化器107は、逆DCT回路77からPピクチャまたはBピクチャの残差データが出力されるとき、その残差データに予測メモリ回路78で生成されたリファレンスデータVrefを加算する加算回路79を有している。なお、逆DCT回路77からIピクチャの画素データが出力されるとき、予測メモリ回路78から加算回路79にリファレンスデータVrefは供給されず、従って加算回路79からは逆DCT回路77より出力されるIピクチャの画素データがそのまま出力される。

## [0036]

また、復号化器107は、加算回路79より出力されるIピクチャおよびPピクチャの画素データを予測メモリ回路78に供給してメモリに記憶させると共に、この加算回路79より出力される各ピクチャの画素データを正しい順に並べ直して画像信号Vaとして出力するピクチャ選択回路80と、このピクチャ選択回路80より出力される画像信号Vaを出力する出力端子81とを有している。

#### [0037]

因に、MPEG方式の符号化では、実際のフレーム/フィールドの順番とは異なる順番で符号化が行われている。すなわち、Iピクチャ、Pピクチャの画像信号が先に符号化され、それらの間に挟まれたBピクチャの画像信号はその後に符号化されている。ピクチャ選択回路80は、各ピクチャの画像信号を符号化の順番から実際のフレーム/フィールドの順番に並べ直して出力する。

#### [0038]

また、復号化器107は、ストリームバッファ72に格納されているMPEG2ストリームより符号化制御情報、すなわちピクチャ情報PI、動き補償用ベクトル情報MIを抽出する抽出回路82を有している。抽出回路82で抽出される動き補償用ベクトル情報MIは予測メモリ回路78に供給され、この予測メモリ回路78ではこの動き補償用ベクトル情報MIを用いてリファレンスデータVrefを生成する際に動き補償が行われる。抽出回路82で抽出されるピクチャ情報PIは予測メモリ回路78、ピクチャ選択回路80に供給され、これら予測メモリ回路78、ピクチャ選択回路80ではこのピクチャ情報PIに基づいてピクチャの識別が行われる。

## [0039]

図2に示すMPEG2復号化器107の動作を説明する。

ストリームバッファ72に記憶されているMPEG2ストリームが抽出回路73に供給されて周波数係数としてのDCT係数が抽出される。このDCT係数は可変長符号化されており、このDCT係数は可変長復号化回路74に供給されて復号化される。そして、この可変長復号化回路74より出力される各DCTブロックの量子化DCT係数が逆量子化回路76に供給されて逆量子化が施される。

## [0040]

逆量子化回路76より出力される各DCTブロックのDCT係数に対して逆DCT回路77で逆DCTが施されて各ピクチャのデータが得られる。この各ピクチャのデータは加算回路79を介してピクチャ選択回路80に供給される。この場合、逆DCT回路77からPピクチャまたはBピクチャの残差データが出力されるとき、加算回路79で予測メモリ回路78より出力されるリファレンスデータVrefが加算される。そして、加算回路79より出力される各ピクチャの画素データはピクチャ選択回路80で正しい順に並べ直されて出力端子81に出力される。

#### [0041]

図1に戻って、また、デジタル放送受信機100は、バッファメモリ108に記憶されている画像信号Vaを、ブロック雑音(ブロック歪み)やモスキート雑音などの符号化雑音が低減された画像信号Vbに変換する画像信号処理部110と、この画像信号処理部110より出力される画像信号Vbによる画像を表示するディスプレイ部111とを有している。ディスプレイ部111は、例えばCRT (cathode-ray tube)ディスプレイ、あるいはLCD (liquid crystal display)等の表示器で構成されている。

## [0042]

図1に示すデジタル放送受信機100の動作を説明する。

チューナ部 106より出力されるMPEG2ストリームはMPEG2復号化器 107に供給されて復号化される。そして、この復号化器107より出力される 画像信号 Vaは、バッファメモリ108に供給されて一時的に格納される。

## [0043]

バッファメモリ108に一時的に格納された画像信号Vaは画像信号処理部110に供給され、符号化雑音が低減された画像信号Vbに変換される。この画像信号処理部110では、画像信号Vaを構成する画素データから、画像信号Vbを構成する画素データが生成される。

## [0044]

画像信号処理部110で得られた画像信号Vbはディスプレイ部111に供給される。ディスプレイ部111の画面上には、その画像信号Vbによる画像が表

示される。

#### [0045]

次に、画像信号処理部110の詳細を説明する。

画像信号処理部110は、バッファメモリ108に一時的に格納された画像信号Vaを入力し、この画像信号Vaの連続した所定フレーム、ここでは連続した5フレームを常に記憶した状態とし、この5フレームから予測タップとしての複数の画素データを選択的に出力するメモリ部121を有している。

#### [0046]

図3は、メモリ部121の構成を示している。

このメモリ部121は、6個のフレームメモリ部21a~21fと、6個のデータセレクタ22a~22fと、メモリW/R制御回路22とを有している。

#### [0047]

フレームメモリ部21a~21fは、それぞれ、画像信号Vaの1フレーム分を記憶し得る容量を持っている。この場合、フレームメモリ部21a~21fのそれぞれには、1フレーム分の画素データが記憶されると共に、各画素データに対応した隣接フレームとの間の動きベクトルも記憶される。この隣接フレームとの間の動きベクトルは、1フレーム前のフレームとの間の動きベクトルBWVおよび1フレーム後のフレームとの間の動きベクトルFWVからなっている。これらの動きベクトルBWV, FWVは、後述する動きベクトル検出部122において検出される。

## [0048]

フレームメモリ部  $21a \sim 21f$  は、それぞれ、複数個のバンクで構成される。本実施の形態においては、図 4 に示すように、バンク  $0 \sim$  バンク 3 までの 4 個のバンクで構成されている。ここで、フレームメモリ部  $21a \sim 21f$  のそれぞれに記憶されるフレームは、図 5 に示すように、「0」 $\sim$  「3」の小ブロックが二次元的に配置されてなる大ブロックを単位として分割される。

## [0049]

そして、バンク0~バンク3のそれぞれには、大ブロックの異なる位置の小プロックが記憶される。つまり、バンク0には、大ブロックの「0」の小ブロック

のみが記憶される。バンク1には、大ブロックの「1」の小ブロックのみが記憶される。バンク2には、大ブロックの「2」の小ブロックのみが記憶される。バンク3には、大ブロックの「3」の小ブロックのみが記憶される。

### [0050]

本実施の形態において、小ブロックは、8×8個の画素データで構成されている。なお例えば、画素データは8ビットのデータであり、動きベクトルBWV, FWVはそれぞれ16ビットのデータである。

#### [0051]

バンク0〜バンク3は、それぞれ、各小ブロックを構成する8×8個の画素データを同時に読み出し可能となるように構成される。例えば、各小ブロックを構成する8×8個の画素データは、メモリ構造は図示せずも、同一のワードラインに接続されたメモリセルに記憶される。

#### [0052]

メモリW/R制御回路22は、フレームメモリ部21a~21fの書き込み、 読み出しを制御すると共に、データセレクタ22a~22fにおけるデータ選択 を制御する。

## [0053]

フレームメモリ部  $21a\sim21f$  は、画像信号 Va の連続した 5 フレームが常に記憶された状態とされる。そして、これら 5 フレームが記憶された 5 個のフレームメモリ部のそれぞれから、予測タップとしての複数の画素データを取り出すために、それぞれ 4 ブロック分( $16\times16$  個)の画素データが読み出される。

## [0054]

すなわち、あるフレーム期間では、フレームメモリ部  $21a \sim 21e$  に連続したn-2, n-1, n, n+1, n+2の5フレームが記憶された状態となり、フレームメモリ部 21f にフレームn+3 の書き込みが行われる。次のフレーム期間では、フレームメモリ部  $21b \sim 21f$  に連続したn-1, n, n+1, n+2, n+3の5フレームが記憶された状態となり、フレームメモリ部 21aにフレームn+4 の書き込みが行われる。

## [0055]

また、次のフレーム期間では、フレームメモリ部 $21c\sim21f$ , 21aに連続したn, n+1, n+2, n+3, n+4の5フレームが記憶された状態となり、フレームメモリ部21bにフレームn+5の書き込みが行われる。以下のフレーム期間では、同様に、フレームメモリ部21c, 21d, 21e, ····n+6, n+7, n+8, ···のフレームの書き込みが行われる。

## [0056]

## [0057]

上述の 4 ブロック分の画素データは、上述したバンク 0 ~バンク 3 からそれぞれ 1 ブロック分の画素データが読み出されて構成される。ここで、 $5 \times 5$  個の画素データが図 6 A のケース 0 ~ケース 3 で示す 4 ブロックの範囲内にある場合には、それぞれ、バンク 0 ~バンク 3 からは図 6 B のケース 0 ~ケース 3 の黒点で示すブロックの画素データが読み出される。このことは、以下に述べる、フレーム f r (-1), f r (+1), f r (-2), f r (+2) が記憶されているフレームメモリ部から 4 ブロック分の画素データが読み出される場合においても同様である。

## [0058]

なお、この現在フレーム fr(0)が記憶されているフレームメモリ部からは、注目位置 P(0)の画素データと対にして記憶されている動きベクトルBWV(0), FWV(0)は、メモリWV(0)も読み出される。この動きベクトルBWV(0), FWV(0)は、メモリW/R制御回路 2 3 に供給される。

## [0059]

メモリW/R制御回路23は、注目位置P(0)を動きベクトルBWV(0)により

動き補償して、現在フレーム fr(0)の前のフレーム fr(-1)における上述の注目 位置 P(0) に対応した位置 P(-1) を求める。同様に、メモリW/R制御回路 23 は、注目位置 P(0) を動きベクトル PWV(0) により動き補償して、現在フレーム fr(0) の後のフレーム fr(+1) における上述の注目位置 P(0) に対応した位置 P(+1) を求める。

#### [0060]

そして、フレーム fr(-1)が記憶されているフレームメモリ部から、位置 P(-1) ) に対して空間方向(水平方向および垂直方向)の周辺に位置する複数の画素データ、本実施の形態においては  $5\times 5$  個の画素データを取り出すために、この複数の画素データを含む範囲の 4 ブロック分( $16\times 16$  個)の画素データが同時に読み出される。

#### [0061]

同様に、フレーム fr(+1)が記憶されているフレームメモリ部から、位置 P(+1) ) に対して空間方向(水平方向および垂直方向)の周辺に位置する複数の画素データ、本実施の形態においては  $5\times 5$  個の画素データを取り出すために、この複数の画素データを含む範囲の 4 ブロック分( $16\times 16$  個)の画素データが同時に読み出される。

## [0062]

なお、フレーム fr(-1)が記憶されているフレームメモリ部からは、位置 P(-1) の画素データと対にして記憶されている動きベクトル BWV(-1) も読み出される。一方、フレーム fr(+1) が記憶されているフレームメモリ部からは、位置 P(+1) の画素データと対にして記憶されている動きベクトル FWV(+1) も読み出される。これら動きベクトル BWV(-1), FWV(+1) は、メモリW/R制御回路 2 3 に供給される。

## [0063]

メモリW/R制御回路 2 3 は、注目位置 P(-1)を動きベクトルBWV (-1) により動き補償して、フレーム fr(-1)の前のフレーム fr(-2) における上述の注目位置 P(0) に対応した位置 P(-2) を求める。同様に、メモリW/R制御回路 2 3 は、位置 P(+1) を動きベクトルFWV (+1) により動き補償して、フレーム fr(+1)

の後のフレーム fr(+2)における上述の注目位置 P(0)に対応した位置 P(+2)を求める。

#### [0064]

そして、フレーム fr(-2) が記憶されているフレームメモリ部から、位置 P(-2) )に対して空間方向(水平方向および垂直方向)の周辺に位置する複数の画素データ、本実施の形態においては  $5\times 5$  個の画素データを取り出すために、この複数の画素データを含む範囲の 4 ブロック分( $16\times 16$  個)の画素データが同時に読み出される。

## [0065]

同様に、フレーム fr(+2)が記憶されているフレームメモリ部から、位置 P(+2) )に対して空間方向(水平方向および垂直方向)の周辺に位置する複数の画素データ、本実施の形態においては  $5\times 5$  個の画素データを取り出すために、この複数の画素データを含む範囲の 4 ブロック分( $16\times 16$  個)の画素データが同時に読み出される。

#### [0066]

データセレクタ22a~22fは、それぞれ、フレームメモリ部21a~21 f から同時に読み出される4ブロック分( $16\times16$ 個)の画素データから、予測タップとすべき $5\times5$ 個の画素データを選択的に取り出すためのものである。この場合、データセレクタ22a~22fでそれぞれ取り出される $5\times5$ 個の画素データは、それぞれ位置P(-2), P(-1), P(0), P(+1), P(+2)によって、一義的に決まる。

## [0067]

図7Aのハッチング領域は、図6A, Bに示すケース0の場合であって、5×5個の画素データが4ブロックに跨っているときに、予測タップとして取り出される画素データの範囲例を示している。図7Bのハッチング領域は、図6A, Bに示すケース1の場合であって、5×5個の画素データが4ブロックに跨っているときに、予測タップとして取り出される画素データの範囲例を示している。

## [0068]

図7Cのハッチング領域は、図6A、Bに示すケース2の場合であって、5×

5個の画素データが4ブロックに跨っているときに、予測タップとして取り出される画素データの範囲例を示している。図7Dのハッチング領域は、図6A, Bに示すケース3の場合であって、5×5個の画素データが4ブロックに跨っているときに、予測タップとして取り出される画素データの範囲例を示している。

#### [0069]

このようにメモリ部  $1 \ 2 \ 1$  は、画像信号 V a の連続する  $5 \ 7 \ V$  ーム f r(-2), f r(-1), f r(0), f r(+1), f r(+2) に基づいて、画像信号 V b における注目位置に対して空間方向(水平方向および垂直方向)および時間方向(フレーム方向)の周辺に位置する複数の画素データを予測タップの画素データとして出力する

#### [0070]

図8は、メモリ部121より予測タップの画素データとして出力される、各フレームの画素データの位置関係を示している。なお、図8においては、図面の簡単化のために、各フレームには画素を示す黒丸を5×5個ではなく、3×3個のみを示している。

#### [0071]

上述したように、フレーム fr(-1)の位置 P(-1) は注目位置 P(0) を動きベクトル P(-1) を動き補償して得られた位置であり、またフレーム P(-2) の位置 P(-2) は位置 P(-1) を動きベクトル P(-1) で動き補償して得られた位置である。同様に、フレーム P(+1) の位置 P(+1) は注目位置 P(0) を動きベクトル P(+1) は P(+1) が動き補償して得られた位置であり、またフレーム P(+1) の位置 P(+1) は位置 P(+1) を動きベクトル P(+1) が動き補償して得られた位置である。

## [0072]

なお、上述では、予測タップの画素データとして、5フレーム fr(-2), fr(-1), fr(0), fr(+1), fr(+2)のそれぞれから $5\times 5$ 個の画素データを取り出すものを示したが、各フレームから取り出す画素データの個数はこれに限定されるものではない。例えば、現在フレーム fr(0)から取り出す画素データの個数を最も多くし、この現在フレーム fr(0)から離れたフレームほど取り出す画素データの個数が少なくなるようにしてもよい。

#### [0073]

図1に戻って、また、画像信号処理部110は、バッファメモリ108に記憶されている画像信号Vaに基づいて、この画像信号Vaを構成する各画素データに対応した動きベクトルBWV,FWVを検出する動きベクトル検出部122を有している。この動きベクトル検出部122では、例えば従来周知のブロックマッチング法により動きベクトルBWV,FWVが検出される。

## [0074]

上述したように、動きベクトルBWVは1フレーム前のフレームとの間の動きベクトルであり、FWVは1フレーム後のフレームとの間の動きベクトルである。このように動きベクトル検出部122で検出される動きベクトルBWV, FW Vはメモリ部121に供給され、上述したように画素データと対にして記憶される。

## [0075]

## [0076]

また、画像信号処理部 1 1 0 は、画像信号 V b における注目位置の画素データが属するクラスを示すクラスコード C L を生成する、クラス検出手段としてのクラス分類部 1 2 4 は、タップ蓄積部 1 2 3 に蓄積された予測タップの画素データ x i  $(i = 1 \sim n < n$  は予測タップの個数) と、メモリ部 1 2 1 で画素データ x i を取り出すために用いられた動きベクトル BWV(0), BWV(-1), FWV(0), FWV(+1) とを用いて、クラスコード C L を生成する。

## [0077]

図9は、クラス分類部124の構成を示している。

このクラス分類部124は、画素データxiを入力する入力端子51と、この入力端子51に入力される画素データxiに基づいて、時空間クラスを示すクラ

スコードCL1を生成するクラス生成回路 52 とを有している。クラス生成回路 52 は、画素データx i のそれぞれに例えば1 ビットのADRC (Adaptive Dyna mic Range Coding)等の処理を施し、時空間クラスを示すクラスコードCL1を 生成する。

#### [0078]

ADRCは、クラスタップの複数の画素データの最大値および最小値を求め、最大値と最小値の差であるダイナミックレンジを求め、ダイナミックレンジに適応して各画素値を再量子化するものである。1ビットのADRCの場合、クラスタップの複数の画素値の平均値より大きいか、小さいかでその画素値が1ビットに変換される。ADRC処理は、画素値のレベル分布を表すクラスの数を比較的小さなものにするための処理である。したがって、ADRCに限らず、VQ(ベクトル量子化)等の画素値のビット数を圧縮する符号化を使用するようにしてもよい。

#### [0079]

また、クラス分類部 1 2 4 は、動きベクトルBWV (0), BWV (-1), FWV (0), FWV (+1) を入力するための入力端子 5 3 と、この入力端子 5 3 に入力された動きベクトルを閾値判定して、動きベクトルクラスを示すクラスコード C L 2 を生成するクラス生成回路 5 4 とを有している。

## [0080]

また、クラス分類部124は、クラス生成回路52,54で生成されるクラスコードCL1, CL2を統合して1個のクラスコードCLとするクラス統合回路55と、このクラスコードCLを出力する出力端子56とを有している。

## [0081]

図9に示すクラス分類部124の動作を説明する。入力端子51に、タップ蓄積部123(図1参照)に蓄積された画素データxiが入力され、この画素データxiはクラス生成回路52に供給される。クラス生成回路52は、画素データxiのそれぞれに例えば1ビットのADRC等の処理を施し、時空間クラスを示すクラスコードCL1を生成する。

## [0082]

また、入力端子 5 3 に、メモリ部 1 2 1 (図 1 参照)から、動きベクトルBW V (0), BWV (-1), FWV (0), FWV (+1) が供給される。これらの動きベクトルは、メモリ部 1 2 1 で画素データを取り出すために用いられたものである。これらの動きベクトルはクラス生成回路 5 4 に供給される。クラス生成回路 5 4 は、これらの動きベクトルの閾値判定をして、動きベクトルクラスを示すクラスコード C L 2 を生成する。

## [0083]

クラス生成回路 5 2, 5 4 で生成されるクラスコード C L 1, C L 2 はクラス 統合回路 5 5 に供給されて統合され、画像信号 V b における注目位置の画素データが属するクラスを示すクラスコード C L が生成される。このクラスコード C L は出力端子 5 6 に出力される。

#### [0084]

なお、クラス分類部124では、予測タップとしての画素データxiを、そのままクラスコードCL1を生成するための画素データとしたものである。これにより、クラスコードCL1を生成するための画素データの取り出し部分の構成を、予測タップとしての画素データの取り出し部分と共通にでき、回路構成を簡単にできる。しかし、このクラスコードCL1を生成するための画素データとして、画素データxiとは異なる画素データを取り出して用いる構成としてもよい。

## [0085]

図1に戻って、また、画像信号処理部110は、係数メモリ125を有している。この係数メモリ125は、後述する推定予測演算回路125で使用される推定式で用いられる係数データWi (i=1~n、nは予測タップの個数)を、クラス毎に、格納するものである。

## [0086]

この係数データWiは、画像信号Vaを画像信号Vbに変換するための情報である。この係数メモリ125に格納される係数データWiは、予め画像信号Vaに対応した生徒信号と画像信号Vbに対応した教師信号との間の学習によって生成される。この係数メモリ125には上述したクラス分類部124より出力されるクラスコードCLが読み出しアドレス情報として供給され、この係数メモリ1

25からはクラスコードCLに対応した推定式の係数データWiが読み出されて、後述する推定予測演算回路126に供給される。係数データWiの生成方法については後述する。

#### [0087]

また、画像信号処理部110は、タップ蓄積部123に蓄積された予測タップの画素データxiと、係数メモリ125より読み出される係数データWiとから、(1)式の推定式によって、作成すべき画像信号Vbにおける注目位置の画素データyを演算する推定予測演算回路126を有している。

#### 【数1】

$$y = \sum_{i=1}^{n} W_i \cdot x_i \qquad \cdot \cdot \cdot (1)$$

[0089]

この画像信号処理部110の動作を説明する。

動きベクトル検出部122では、バッファメモリ108に記憶されている画像信号Vaに基づいて、この画像信号Vaを構成する各画素データに対応した動きベクトルBWV,FWVが検出される。動きベクトルBWVは1フレーム前のフレームとの間の動きベクトルであり、FWVは1フレーム後のフレームとの間の動きベクトルである。

メモリ部121には、バッファメモリ108に一時的に格納された画像信号Vaが入力されると共に、動きベクトル検出部122で検出された動きベクトルBWV,FWVも入力される。そして、メモリ部121を構成するフレームメモリ部21a~21f(図3参照)のそれぞれには、1フレーム分の画素データが記憶されると共に、各画素データに対応した動きベクトルBWV,FWVも記憶される。

## [0091]

この場合、フレームメモリ部21a~21fは、画像信号Vaの連続した5フ

レームが常に記憶された状態とされる。そして、これら5フレームが記憶された5個のフレームメモリ部のそれぞれから、予測タップとしての $5 \times 5$  個の画素データを取り出すために、それぞれ4 ブロック分( $16 \times 16$  個)の画素データが読み出される。

#### [0092]

この4ブロック分の画素データは、フレームメモリ部を構成するバンク0~バンク3 (図4参照) からそれぞれ1ブロック分の画素データが読み出されて構成される。この場合、各バンクからは、それぞれ、1ブロック分の画素データである、8×8個の画素データが同時に読み出される。

#### [0093]

フレームメモリ部  $21a \sim 21f$  から読み出される 4 ブロック分( $16 \times 16$  個)の画素データは、それぞれデータセレクタ  $22a \sim 22f$ (図 3 参照)に供給される。データセレクタ  $22a \sim 22f$  は、それぞれ、4 ブロック分( $16 \times 16$  個)の画素データから、予測タップとすべき  $5 \times 5$  個の画素データを選択的に取り出す。

#### [0094]

これにより、メモリ部  $1\ 2\ 1$  からは、画像信号 V a の連続する  $5\ 7$  レーム f r (-2), f r (-1), f r (0), f r (+1), f r (+2) に基づいて、図 8 に示すように、画像信号 V b における注目位置 P (0) に対して空間方向および時間方向の周辺に位置する複数の画素データが予測タップの画素データx i として出力される。

## [0095]

この場合、フレーム fr(0)からは、注目位置 P(0) に対して空間方向の周辺に位置する  $5\times 5$  個の画素データが取り出される。フレーム fr(-1) からは、位置 P(-1) に対して空間方向の周辺に位置する  $5\times 5$  個の画素データが取り出される。フレーム fr(-2) からは、位置 P(-2) に対して空間方向の周辺に位置する  $5\times 5$  個の画素データが取り出される。ここで、位置 P(-1) は注目位置 P(0) を動きベクトル P(0) で動き補償して得られた位置である。位置 P(-2) は位置 P(-1) と動きベクトル P(-1) で動き補償して得られた位置である。

## [0096]

同様に、フレーム f r(+1)からは、位置 P(+1) に対して空間方向の周辺に位置する  $5 \times 5$  個の画素データが取り出される。フレーム f r(+2) からは、位置 P(+2) に対して空間方向の周辺に位置する  $5 \times 5$  個の画素データが取り出される。ここで、位置 P(+1) は注目位置 P(0) を動きベクトル FWV(0) で動き補償して得られた位置である。位置 P(+2) は位置 P(+1) を動きベクトル FWV(+1) で動き補償して得られた位置である。

#### [0097]

メモリ部121より、画像信号Vbにおける注目位置に対応して出力される、画像信号Vaの連続する5フレーム fr(-2), fr(-1), fr(0), fr(+1), fr(+2)から順次取り出された予測タップの画素データxiは、タップ蓄積部123に供給されて蓄積される。

#### [0098]

クラス分類部 124では、タップ蓄積部 123 に蓄積された予測タップの画素データx i と、メモリ部 121 で画素データx i を取り出すために用いられた動きベクトルBWV(0), BWV(-1), FWV(0), FWV(+1)とを用いて、クラスコードCLが生成される。このクラスコードCLは、画像信号 V b における注目位置の画素データが属するクラスを示すものである。

## [0099]

このようにクラス分類部124で生成されるクラスコードCLは読み出しアドレス情報として係数メモリ125に供給される。これにより、係数メモリ125からクラスコードCLに対応した係数データWiが読み出されて、推定予測演算回路126に供給される。

## [0100]

推定予測演算回路126では、タップ蓄積部123に蓄積された予測タップの画素データxiと、係数メモリ125より読み出される係数データWiとを用いて、上述の(1)式に示す推定式に基づいて、作成すべき画像信号Vbにおける注目位置の画素データyが求められる。

## [0101]

このように画像信号処理部110では、画像信号Vaから係数データWiを用

いて画像信号V b が得られる。この場合、画像信号V a に基づいて選択された、画像信号V b における注目位置P (0) に対して空間方向および時間方向の周辺に位置する複数の画素データ(予測タップの画素データ)x i 、およびこの画像信号V b における注目位置の画素データが属するクラスC L に対応した係数データW i を用いて、推定式に基づいて画像信号V b における注目位置の画素データy を生成するものである。

#### [0102]

したがって、係数データWiとして、画像信号Vaに対応しこの画像信号Va と同様の符号化雑音を含む生徒信号と画像信号Vbに対応した符号化雑音を含まない教師信号とを用いた学習によって得られた係数データWiを用いることで、 画像信号Vbとして画像信号Vaに比べて符号化雑音が大幅に軽減されたものを 良好に得ることができる。

#### [0103]

また、メモリ部121において、フレーム fr(-2), fr(-1)), fr(+1), fr(+2)から取り出される予測タップとすべき  $5\times 5$  個の画素データは、位置 P(-2), P(-1), P(+1), P(+2)に対して空間方向の周辺に位置するものである。これらの位置は、フレームメモリ部21a~21 f に画素データと共に記憶されている動きベクトルBWV, FWVにより注目位置 P(0)が動き補償されて得られたものである。そのため、フレーム fr(-2), fr(-1)), fr(+1), fr(+2)から取り出される複数の画素データは、注目位置 P(0)に対して空間方向の周辺に位置する複数の画素データとの相関が高いものとなる。

## [0104]

## [0105]

また、タップ蓄積部123に蓄積された予測タップとしての画素データxiをクラス分類部124に供給し、この画素データxiに基づいて時空間クラスを示すクラスコードCL1を生成し、最終的なクラスコードCLとして、クラスコードCL1が統合されたものを得るようにしている。したがって、画像信号Vbにおける注目位置の画素データを生成する際に用いられる画素データxiに対応した時空間クラスを良好に検出でき、クラス分類の精度を高めることができる。

#### [0106]

また、予測タップとしての画素データxiに基づいて時空間クラスを示すクラスコードCL1を生成することで、時空間クラスを検出するための画素データを抽出する回路を別個に設ける必要がなく、回路構成を簡単にできる。

#### [0107]

また、メモリ部121を構成するフレームメモリ部 $21a\sim21f$ は、それぞれバンク $0\sim$ バンク3を有して構成されている。そして、バンク $0\sim$ バンク3のそれぞれには、フレームを $0\sim3$ の4個の小ブロックが二次元的に配置されてなる大ブロックを単位として分割した際の大ブロックの異なる位置の小ブロックが記憶される。

## [0108]

これにより、予測タップとすべき  $5\times 5$  個の画素データを取り出すために、この  $5\times 5$  個の画素データを含む範囲の 4 ブロック分( $1.6\times 1.6$  個)の画素データを、バンク  $0\sim$  バンク 3 から各 1 ブロック分ずつ並行して読み出すことができる。したがって、メモリ部 1.2 1 より、予測タップとしての画素データを出力するための処理速度を高めることができ、ひいては画像信号 V b における注目位置の画素データの生成速度を高めることができる。

## [0109]

次に、係数メモリ125に記憶される係数データWiの生成方法について説明する。この係数データWiは、予め学習によって生成されたものである。

## [0110]

まず、この学習方法について説明する。上述の、(1)式において、学習前は係数データ $W_1$  ,  $W_2$  ,  $\cdots$  ,  $W_n$  は未定係数である。学習は、クラス毎に、複

数の信号データに対して行う。学習データ数がmの場合、(1)式に従って、以下に示す(2)式が設定される。nは予測タップの数を示している。

$$y_k = W_1 \times x_{k1} + W_2 \times x_{k2} + \dots + W_n \times x_{kn} \cdots (2)$$
 $(k = 1, 2, \dots, m)$ 
[0111]

m>nの場合、係数データ $W_1$  ,  $W_2$  , …,  $W_n$ は、一意に決まらないので、誤差ベクトルeの要素  $e_k$ を、以下の式(3)で定義して、(4)式の $e^2$ を最小にする係数データを求める。いわゆる最小2乗法によって係数データを一意に定める。

$$e_k = y_k - \{W_1 \times x_{k1} + W_2 \times x_{k2} + \dots + W_n \times x_{kn}\}$$
 (3)  
 $(k = 1, 2, \dots m)$ 

【数2】

$$e^2 = \sum_{k=1}^{m} e_k^2 \cdot \cdot \cdot (4)$$

[0113]

(4) 式の  $e^2$ を最小とする係数データを求めるための実際的な計算方法としては、まず、 (5) 式に示すように、  $e^2$ を係数データW i (i=1, 2, · · · , n) で偏微分し、 i の各値について偏微分値が 0 となるように係数データW i を求めればよい。

[0114]

【数3】

$$\frac{\partial e^2}{\partial W_i} = \sum_{k=1}^{m} 2\left(\frac{\partial e_k}{\partial W_i}\right) e_k = \sum_{k=1}^{m} 2 x_{ki} \cdot e_k \qquad \cdot \cdot \cdot (5)$$

[0115]

(5) 式から係数データWiを求める具体的な手順について説明する。(6) 式、(7) 式のようにXji, Yiを定義すると、(5) 式は、(8) 式の行列式

の形に書くことができる。

【数4】

$$\chi_{ji} = \sum_{p=1}^{m} \chi_{pi} \cdot \chi_{pj} \cdot \cdot \cdot (6)$$

$$Y_i = \sum_{k=1}^m x_{ki} \cdot y_k \qquad \cdot \cdot \cdot (7)$$

[0117]

【数5】

$$\begin{pmatrix}
X & 1 & 1 & X & 1 & 2 & \cdots & X & 1 & n \\
X & 2 & 1 & X & 2 & 2 & \cdots & X & 2 & n \\
\vdots & \vdots \\
X & n & 1 & X & n & 2 & \cdots & X & n & n
\end{pmatrix}
\begin{pmatrix}
W & 1 \\
W & 2 \\
\vdots \\
W & n
\end{pmatrix} = \begin{pmatrix}
Y & 1 \\
Y & 2 \\
\vdots \\
Y & n
\end{pmatrix}$$
(8)

[0118]

(8)式は、一般に正規方程式と呼ばれるものである。この正規方程式を掃き出し法(Gauss-Jordanの消去法)等の一般解法で解くことにより、係数データW  $i~(i=1,\ 2,\ \cdots,\ n)$  を求めることができる。

[0119]

図10は、図1の画像信号処理部110の係数メモリ125に格納すべき係数 データWiを生成する係数データ生成装置150の構成を示している。

この係数データ生成装置150は、画像信号Vbに対応した教師信号STが入力される入力端子151と、この教師信号STに対して符号化を行ってMPEG2ストリームを得るMPEG2符号化器152と、このMPEG2ストリームに対して復号化を行って画像信号Vaに対応した生徒信号SSを得るMPEG2復号化器153とを有している。ここで、MPEG2復号化器153は、図1に示

すデジタル放送受信機100におけるMPEG2復号化器107およびバッファメモリ108に対応したものである。

### [0120]

また、係数データ生成装置150は、動きベクトル検出部154を有している。この動きベクトル検出部154は、上述した画像信号処理部110の動きベクトル検出部122と同様に構成され、MPEG2復号化器153より出力される生徒信号SSに基づいて、この生徒信号SSを構成する各画素データに対応した動きベクトルBWV、FWVを検出する。動きベクトルBWVは1フレーム前のフレームとの間の動きベクトルであり、FWVおよび1フレーム後のフレームとの間の動きベクトルである。

#### [0121]

また、係数データ生成装置 150 は、メモリ部 155 を有している。このメモリ部 155 は、上述した画像信号処理部 110 のメモリ部 121 と同様に構成される。このメモリ部 155 は、生徒信号 S Sの連続した 57 レームを常に記憶すると共に、各画素データと対にして、動きベクトル検出部 154 で検出された動きベクトルBWV,FWVも記憶する。また、このメモリ部 155 は、生徒信号 S Sの連続する 57 レーム fr(-2), fr(-1), fr(0), fr(+1), fr(+2) に基づいて、教師信号 S Tにおける注目位置に対して空間方向および時間方向の周辺に位置する複数の画素データを予測タップの画素データとして出力する。

## [0122]

また、係数データ生成装置150は、メモリ部155より、教師信号STにおける注目位置に対応して出力される、生徒信号SSの連続する5フレームから順次取り出された予測タップの画素データを蓄積するタップ蓄積部156を有している。このタップ蓄積部156は、上述した画像信号処理部110のタップ蓄積部123と同様に構成される。

## [0123]

また、係数データ生成装置150は、教師信号STにおける注目位置の画素データが属するクラスを示すクラスコードCLを生成する、クラス検出手段としてのクラス分類部157は、タップ蓄積部

156に蓄積された予測タップの画素データxi(i=1~n、nは予測タップの個数)と、メモリ部 155で画素データxiを取り出すために用いられた動きベクトルBWV(0), BWV(-1), FWV(0), FWV(+1)とを用いて、クラスコードCLを生成する。このクラス分類部 157は、上述した画像信号処理部 110000クラス分類部 124と同様に構成される。

#### [0124]

また、係数データ生成装置 150 は、入力端子 151 に供給される教師信号 S Tの時間調整を行うための遅延回路 158 と、この遅延回路 158 で時間調整された教師信号 S Tより得られる各注目位置の画素データ y と、この各注目位置の画素データ y にそれぞれ対応してタップ蓄積部 156 に蓄積された予測タップの画素データ x i と、各注目位置の画素データ y にそれぞれ対応してクラス分類部 157 で生成されるクラスコード C L とから、クラス毎に、係数データW i (i=1~n) を得るための正規方程式(上述の(8)式参照)を生成する正規方程式生成部 159 を有している。

## [0125]

この場合、1個の画素データ y とそれに対応する n 個の予測タップの画素データ x i との組み合わせで 1 個の学習データが生成されるが、教師信号 S T と生徒信号 S S との間で、クラス毎に、多くの学習データが生成されていく。これにより、正規方程式生成部 1 5 9 では、クラス毎に、係数データW i  $(i=1\sim n)$  を得るための正規方程式が生成される。

## [0126]

また、係数データ生成装置150は、正規方程式生成部159で生成された正規方程式のデータが供給され、その正規方程式を解いて、各クラスの係数データWiを求める係数データ決定部160と、この求められた各クラスの係数データWiを格納する係数メモリ161とを有している。

## [0127]

次に、図10に示す係数データ生成装置150の動作を説明する。

入力端子151には画像信号Vbに対応した教師信号STが供給され、そしてMPEG2符号化器152で、この教師信号STに対して符号化が施されて、M

PEG2ストリームが生成される。このMPEG2ストリームは、MPEG2復号化器153に供給される。MPEG2復号化器153で、このMPEG2ストリームに対して復号化が施されて、画像信号Vaに対応した生徒信号SSが生成される。

#### [0128]

動きベクトル検出部154では、MPEG2復号化器153より出力される生徒信号SSに基づいて、この生徒信号SSを構成する各画素データに対応した動きベクトルBWV、FWVが検出される。

## [0129]

メモリ部155には、MPEG2復号化器153より出力される生徒信号SSが入力されると共に、動きベクトル検出部154で検出された動きベクトルBWV,FWVも入力される。このメモリ部155には、生徒信号SSの連続した5フレームが常に記憶されると共に、各画素データと対にして動きベクトルBWV,FWVも記憶される。

#### [0130]

そして、このメモリ部155からは、生徒信号SSの連続する5フレームに基づいて、教師信号STにおける注目位置に対して空間方向および時間方向の周辺に位置する複数の画素データが予測タップの画素データとして出力される。このようにメモリ部155より出力される予測タップの画素データはタップ蓄積部156に供給されて蓄積される。

## [0131]

クラス分類部 157では、タップ蓄積部 156 に蓄積された予測タップの画素データx i と、メモリ部 155 で画素データx i を取り出すために用いられた動きベクトルBWV(0), BWV(-1), FWV(0), FWV(+1)とを用いて、クラスコードCLが生成される。このクラスコードCLは、教師信号 S Tにおける注目位置の画素データが属するクラスを示すものである。

## [0132]

そして、遅延回路158で時間調整された教師信号STから得られる各注目位置の画素データyと、この各注目位置の画素データyにそれぞれ対応してタップ

蓄積部 156 に蓄積された予測タップの画素データx i と、各注目位置の画素データy にそれぞれ対応してクラス分類部 157 で生成されるクラスコード C L とを用いて、正規方程式生成部 159 では、クラス毎に、係数データW i (i=1  $\sim$  n) を得るための正規方程式 ((8) 式参照) が生成される。この正規方程式は係数データ決定部 160 で解かれて各クラスの係数データW i が求められ、その係数データW i は係数メモリ 161 に格納される。

## [0133]

このように、図10に示す係数データ生成装置150においては、図1の画像信号処理部110の係数メモリ125に格納される各クラスの係数データWiを生成することができる。

#### [0134]

生徒信号SSは、教師信号STに対して符号化を施してMPEG2ストリームを生成し、その後このMPEG2ストリームに対して復号化を施して得たものである。したがって、この生徒信号SSは、画像信号Vaと同様の符号化雑音を含んだものとなる。そのため、図1に示す画像信号処理部110において、画像信号Vaからこの係数データWiを用いて得られる画像信号Vbは、画像信号Vaに比べて符号化雑音が軽減されたものとなる。

## [0135]

なお、図1の画像信号処理部110における処理を、例えば図11に示すよう な画像信号処理装置300によって、ソフトウェアで実現することも可能である

## [0136]

まず、図11に示す画像信号処理装置300について説明する。この画像信号処理装置300は、装置全体の動作を制御するCPU301と、このCPU301の制御プログラムや係数データ等が格納されたROM (read only memory) 302と、CPU301の作業領域を構成するRAM (random access memory) 303とを有している。これらCPU301、ROM302およびRAM303は、それぞれバス304に接続されている。

## [0137]

また、画像信号処理装置300は、外部記憶装置としてのハードディスクドライブ (HDD) 305と、フロッピー (登録商標) ディスク306をドライブするドライブ (FDD) 307とを有している。これらドライブ305,307は、それぞれバス304に接続されている。

#### [0138]

また、画像信号処理装置300は、インターネット等の通信網400に有線または無線で接続する通信部308を有している。この通信部308は、インタフェース309を介してバス304に接続されている。

## [0139]

また、画像信号処理装置300は、ユーザインタフェース部を備えている。このユーザインタフェース部は、リモコン送信機200からのリモコン信号RMを受信するリモコン信号受信回路310と、LCD(liquid crystal display)等からなるディスプレイ311とを有している。受信回路310はインタフェース312を介してバス304に接続され、同様にディスプレイ311はインタフェース313を介してバス304に接続されている。

## [0140]

また、画像信号処理装置300は、画像信号Vaを入力するための入力端子314と、画像信号Vbを出力するための出力端子315とを有している。入力端子314はインタフェース316を介してバス304に接続され、同様に出力端子315はインタフェース317を介してバス304に接続される。

## [0141]

ここで、上述したようにROM302に制御プログラムや係数データ等を予め格納しておく代わりに、例えばインターネットなどの通信網400より通信部308を介してダウンロードし、ハードディスクやRAM303に蓄積して使用することもできる。また、これら制御プログラムや係数データ等をフロッピー(登録商標)ディスク306で提供するようにしてもよい。

## [0142]

また、処理すべき画像信号Vaを入力端子314より入力する代わりに、予め ハードディスクに記録しておき、あるいはインターネットなどの通信網400よ り通信部308を介してダウンロードしてもよい。また、処理後の画像信号Vbを出力端子315に出力する代わり、あるいはそれと並行してディスプレイ311に供給して画像表示をしたり、さらにはハードディスクに格納したり、通信部308を介してインターネットなどの通信網400に送出するようにしてもよい

### [0143]

図12のフローチャートを参照して、図11に示す画像信号処理装置300における、画像信号Vaより画像信号Vbを得るため処理手順を説明する。

#### [0144]

まず、ステップST21で、処理を開始し、ステップS22で、例えば入力端子314より装置内に複数フレーム分の画像信号Vaを入力する。このように入力端子314より入力される画像信号VaはRAM303に一時的に格納される。なお、この画像信号Vaが装置内のハードディスクドライブ305に予め記録されている場合には、このドライブ305からこの画像信号Vaを読み出し、この画像信号VaをRAM303に一時的に格納する。

## [0145]

次に、ステップST23で、入力された画像信号Vaに基づいて、この画像信号Vaを構成する各画素データに対応した動きベクトルBWV,FWVを検出する。

## [0146]

次に、ステップST24で、画像信号Vaの全フレームの処理が終わっているか否かを判定する。処理が終わっているときは、ステップST25で、処理を終了する。一方、処理が終わっていないときは、ステップST26に進む。

## [0147]

ステップST26では、画像信号 V a の連続する 5 フレーム f r(-2), f r(-1), f r(0), f r(+1), f r(+2) に基づいて、画像信号 V b における注目位置 P (0) に対して空間方向および時間方向の周辺に位置する複数の画素データを予測タップの画素データx i として取得する。この場合、ステップ S T 2 3 で検出した動きベクトルを用いて、フレーム f r(-2), f r(-1), f r(+1), f r(+2) に関しては

## 、動き補償をする。

## [0148]

次に、ステップST27で、ステップST26で取得された予測タップの画素 データxi と、この画素データxi を取得する際に使用された動きベクトルBW V(0), BWV(-1), FWV(0), FWV(+1)を用いて、画像信号Vb における注目位置の画素データが属するクラスを示すクラスコードCL を生成する。

## [0149]

そして、ステップST28で、ステップST27で生成されたクラスコードC Lに対応した係数データWiとステップST26で取得された予測タップの画素 データxiを使用して、(1)式の推定式に基づいて、画像信号Vbにおける注 目位置の画素データyを生成する。

## [0150]

次に、ステップST29で、ステップST22で入力された複数フレーム分の画像信号Vaに対応した処理が終了したか否かを判定する。終了しているときは、ステップST22に戻り、次の複数フレーム分の画像信号Vaの入力処理に移る。一方、処理が終了していないときは、ステップST26に戻って、次の注目位置についての処理に移る。

#### [0151]

このように、図12に示すフローチャートに沿って処理をすることで、入力された画像信号Vaの画素データを処理して、画像信号Vbの画素データを得ることができる。上述したように、このように処理して得られた画像信号Vbは出力端子315に出力されたり、ディスプレイ311に供給されてそれによる画像が表示されたり、さらにはハードディスクドライブ305に供給されてハードディスクに記録されたりする。

## [0152]

また、処理装置の図示は省略するが、図10の係数データ生成装置150における処理も、ソフトウェアで実現可能である。

## [0153]

図13のフローチャートを参照して、係数データを生成するための処理手順を

説明する。

まず、ステップST31で、処理を開始し、ステップST32で、複数フレーム分の教師信号STを入力する。そして、ステップST33で、教師信号STの全フレームの処理が終了したか否かを判定する。終了していないときは、ステップST34で、ステップST32で入力された教師信号STから生徒信号SSを生成する。

#### [0154]

次に、ステップST35で、生徒信号SSに基づいて、この生徒信号SSを構成する各画素データに対応した動きベクトルBWV,FWVを検出する。そして、ステップST36で、生徒信号SSの連続する5フレーム fr(-2), fr(-1), fr(0), fr(+1), fr(+2) に基づいて、教師信号STにおける注目位置 P(0) に対して空間方向および時間方向の周辺に位置する複数の画素データを予測タップの画素データx i として取得する。この場合、ステップST35で検出した動きベクトルを用いて、フレーム fr(-2), fr(-1), fr(+1), fr(+2) に関しては動き補償をする。

## [0155]

次に、ステップST37で、ステップST36で取得された予測タップの画素 データxi と、この画素データxi を取得する際に使用された動きベクトルBW V(0), BWV(-1), FWV(0), FWV(+1)を用いて、教師信号STにおける注目位置の画素データが属するクラスを示すクラスコードCLを生成する。

## [0156]

そして、ステップST38で、ステップST37で生成されたクラスコードC L、ステップST36で取得された予測タップの画素データxiおよび教師信号 STにおける注目位置の画素データyを用いて、クラス毎に、(8)式に示す正 規方程式を得るための加算をする((6)式、(7)式参照)。

## [0157]

次に、ステップST39で、ステップST32で入力された複数フレーム分の 教師信号STに対応した学習処理が終了したか否かを判定する。学習処理を終了 しているときは、ステップST32に戻って、次の複数フレーム分の教師信号S Tの入力を行って、上述したと同様の処理を繰り返す。一方、学習処理を終了していないときは、ステップST36に戻って、次の注目位置についての処理に移る。

### [0158]

上述したステップST33で、処理が終了したときは、ステップST40で、 上述のステップST38の加算処理によって生成された、各クラスの正規方程式 を掃き出し法などで解いて、各クラスの係数データWiを算出する。そして、ス テップST41で、各クラスの係数データWiをメモリに保存し、その後にステ ップST42で、処理を終了する。

## [0159]

このように、図13に示すフローチャートに沿って処理をすることで、図10に示す係数データ生成装置150と同様の手法によって、各クラスの係数データWiを得ることができる。

#### [0160]

なお、上述実施の形態においては、メモリ部121を構成するフレームメモリ部 $21a\sim21$ fのそれぞれは、バンク $0\sim$ バンク3の4個のバンクで構成されたものであるが、1個のフレームメモリ部を構成するバンクの個数はこれに限定されるものではない。また、上述実施の形態においては、小ブロックを $8\times8$ 個の画素データからなるものとしたが、小ブロックの大きさはこれに限定されるものではない。

## [0161]

例えば、小ブロックが8×8個の画素データで構成される場合であって、1フレームから予測タップとして取り出すべき画素データが8×8個の画素データ範囲を越える場合には、フレームメモリ部を9個のバンクで構成することで、予測タップとして取り出すべき画素データを含む9個の小ブロックを同時に読み出すことができる。この場合、フレームは9個の小ブロックが二次元的に配置されてなる大ブロックを単位として分割され、9個のバンクのそれぞれには、大ブロックの異なる位置の小ブロックが記憶される。

## [0162]

また、上述実施の形態においては、復号化された画像信号 Vaを符号化雑音が軽減された画像信号 Vb·に変換する画像信号処理部 110にこの発明を適用したものである。しかし、この発明は、一般的に、複数の画素データからなる第1の画像信号を複数の画素データからなる第2の画像信号に変換する際に、第1の画像信号に基づいて、第2の画像信号における注目位置に対して空間方向および時間方向の周辺に位置する複数の画素データを選択し、この選択された複数の画素データを用いて第2の画像信号における注目位置の画素データを生成するものに、同様に適用できることは勿論である。

#### [0163]

#### 【発明の効果】

この発明によれば、複数のフレームメモリ部に、第1の画像信号の連続する複数のフレームの画素データを、該画素データに対応した隣接フレームとの間の動きベクトルと共に記憶しておき、現在フレームが記憶されているフレームメモリ部から第2の画像信号における注目位置に対して空間方向の周辺に位置する複数の画素データを選択すると共に、現在フレームの前後のフレームが記憶されているフレームメモリ部から、複数のフレームメモリ部に画素データと共に記憶されている動きベクトルにより注目位置が動き補償されて得られた位置に対して空間方向の周辺に位置する複数の画素データを選択し、これら選択された複数の画素データを用いて第2の画像信号における注目位置の画素データを生成するものである。したがって、この発明によれば、複数のフレームメモリ部に画素データと共に記憶された動きベクトルにより現在フレームの前後のフレームの動き補償を行って、現在フレームの前後のフレームから選択された複数の画素データを、現在フレームの前後のフレームから選択された複数の画素データを、現在フレームから選択された複数の画素データとの相関が高いものとするものであり、第2の画像信号の品質の向上を容易に実現できる。

## [0164]

また、この発明によれば、フレームメモリ部が複数のバンクを有してなるようにし、複数のバンクのそれぞれには、フレームを複数の小ブロックが二次元的に配置されてなる大ブロックを単位として分割した際の大ブロックの異なる位置の小ブロックが記憶されるものであり、第2の画像信号における注目位置の画素デ

ータを生成する際に用いられる複数の画素データを複数のバンクから並行して読 み出すことができ、画素データの生成速度を高めることができる。

### 【図面の簡単な説明】

#### 【図1】

実施の形態としてのデジタル放送受信機の構成を示すブロック図である。

#### 【図2】

MPEG2復号化器の構成を示すブロック図である。

#### 【図3】

メモリ部の構成を示すブロック図である。

#### 【図4】

フレームメモリ部を構成するバンクを説明するための図である。

#### 【図5】

フレームのブロック分割を説明するための図である。

#### 【図6】

各バンクからのブロックの読み出しを説明するための図である。

#### 【図7】

各バンクの読み出されたブロックからの画素データの取り出し例を示す図である。

#### 【図8】

予測タップの各フレームの画素データの位置関係を示す図である。

### 【図9】

クラス分類部の構成を示すブロック図である。

#### 【図10】

係数データ生成装置の構成を示すブロック図である。

#### 【図11】

ソフトウェアで実現するための画像信号処理装置の構成例を示すブロック図である。

## 【図12】

画像信号処理を示すフローチャートである。

#### 【図13】

係数データ生成処理を示すフローチャートである。

### 【符号の説明】


21a~21f・・・フレームメモリ部、22a~22f・・・データセレクタ、23・・・メモリW/R制御回路、100・・・デジタル放送受信機、101・・・システムコントローラ、102・・・リモコン信号受信回路、105・・・受信アンテナ、106・・・チューナ部、107・・・MPEG2復号化器、108・・・バッファメモリ、110・・・画像信号処理部、111・・・ディスプレイ部、121・・・メモリ部、122・・・動きベクトル検出部、123・・・タップ蓄積部、124・・・クラス分類部、125・・・係数メモリ、126・・・推定予測演算回路、150・・・係数データ生成装置、300・・・画像信号処理装置

【書類名】

図面


【図1】

## デジタル放送受信機






## MPEG2復号化器




【図3】




【図4】

## フレームメモリ部を構成するバンク




【図5】

## ブロック分割




【図6】

## 各バンクのブロック読み出し




【図7】

## 画素データの取り出し例




【図8】

## 予測タップの各フレームの画素データ の位置関係




【図9】

## クラス分類部




【図10】

## 係数データ生成装置




【図11】

## 画像信号処理装置






## 画像信号処理



【図13】

## 係数データ生成処理



【書類名】

要約書

【要約】

【課題】画像信号Vbの品質の向上を容易に実現する。

【解決手段】メモリ部121には、画像信号Vaの各画素データと対にして動きベクトルも記憶する。メモリ部121は、画像信号Vaの連続する5フレームに基づいて、画像信号Vbにおける注目位置に対して空間方向及び時間方向の周辺に位置する複数の画素データを予測タップの画素データェiとして出力する。この場合、現在フレームの前後のフレームは、動きベクトルにより動き補償される。クラス分類部124は、画素データェiおよびメモリ部121で動き補償に使用した動きベクトルBWV(0),BWV(-1),FWV(0),FWV(+1)を用いて、画像信号Vbにおける注目位置の画素データが属するクラスを示すクラスコードCLを得る。演算回路126は、画素データェiと、クラスコードCLに対応した係数データWiとを用いて、推定式に基づいて、画像信号Vbにおける注目位置の画素データッを求める。

【選択図】

図 1



特願2002-337196

出願人履歴情報

識別番号

[000002185]

1. 変更年月日 [変更理由] 住 所 1990年 8月30日 新規登録

住 所 名

東京都品川区北品川6丁目7番35号

ソニー株式会社

Ĺ

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant:

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
Blurred or illegible text or drawing
SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other.

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.